CircuitGate 用全局主输入支撑与重汇聚建模提升 AIG 表示，在 ForgeEDA 上把等价门识别 MAE 降低 21.7%
作者提出 CircuitGate，一个面向与反相图（AIG）的功能感知表示学习框架：它显式编码带极性的全局主输入（PI）支撑、用支撑重叠感知的重汇聚门控调制扇入更新，并加入逻辑启发的布尔约束；在 ForgeEDA、EPFL 与 ITC'99 上，等价门识别与信号概率预测的 MAE 均优于所比较的 GNN 与电路专用方法，ForgeEDA 上相对次优方法分别降低 21.7% 与 13.8%，并在 ForgeEDA 到 OpenABC 的零样本迁移中取得最低等价门 MAE。