SRAM签核不再逐点跑稀有事件仿真:迁移设计点加保形校准,1Mb宏仍交付99.88%良率
SRAM良率签核需要在每个PVT条件下给出10⁻⁶到10⁻¹²量级的单元失效概率,逐点跑重要性采样代价过高。该方法把各失效瓣的设计点跨PVT迁移,用每个瓣一次SPICE运行做锚定修正,再用随机校准条件上的重要性采样给出分裂保形裕度,无法判定的条件升级为重要性采样。在SkyWater 130 nm与ASAP7 7 nm全部242个未见条件上,校准后没有出现不安全接受,由保形上限读出的最低工作电压与重要性采样相差−1至+34 mV,1 Mb宏交付良率至少99.88%。